Method for heat-treating silicon wafer

Procédé de traitement thermique d'une plaquette de silicium


Provided is a heat treatment method wherein generation of slip dislocation in silicon wafer RTP is suppressed, in order to solve a problem of not sufficiently suppressing generation of slip dislocation of silicon wafers in conventional RTP. A step is provided for stopping temperature increase for 10 seconds or longer at a temperature within a range of over 700°C but below 950°C, so as to prevent generation of slip dislocation during rapid heating, at least at a silicon wafer portion which makes contact with a supporting section of a rapid heating apparatus or at a portion on the outermost circumference section of the silicon wafer.
La présente invention concerne un procédé de traitement thermique permettant de supprimer la génération de dislocation par glissement dans le RTP de plaquettes de silicium, afin de résoudre un problème de suppression insuffisante de la génération de dislocation par glissement des plaquettes de silicium dans le RTP conventionnel. Le procédé comporte une étape consistant à arrêter l'augmentation de température pendant 10 secondes ou plus à une température comprise entre 700 °C et 950 °C, afin d'empêcher la génération de dislocation par glissement pendant un chauffage rapide, au moins sur une partie de plaquette de silicium qui est en contact avec une section de support d'un appareil de chauffage rapide ou sur une partie de la section de circonférence la plus à l'extérieur de la plaquette de silicium.




Download Full PDF Version (Non-Commercial Use)

Patent Citations (5)

    Publication numberPublication dateAssigneeTitle
    JP-2000091342-AMarch 31, 2000Shin Etsu Handotai Co Ltd, 信越半導体株式会社シリコンウエーハの熱処理方法及びシリコンウエーハ
    JP-2001509319-AJuly 10, 2001エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法
    JP-2002110685-AApril 12, 2002Shin Etsu Handotai Co Ltd, 信越半導体株式会社Thermal processing method of silicon wafer
    JP-2006501669-AJanuary 12, 2006エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズS.O.I.Tec Silicon On Insulator Technologies半導体材料のウエハのための高速アニーリングプロセス
    JP-H02303121-ADecember 17, 1990American Teleph & Telegr Co Manufacture of semiconductor device

NO-Patent Citations (0)


Cited By (0)

    Publication numberPublication dateAssigneeTitle